2020-05-18发表2022-06-17更新Java / 并发编程11 分钟读完 (大约1659个字)

理解 Jdk volatile应用和实现原理

Java 多线程并发编程中，常用到两个关键字：synchronized 和 volatile，synchronized 是重量级锁，而 volatile 可以理解为轻量级的 synchronized ，但并不保证线程安全。

volatile 在并发环境中保证了共享变量的 可见性，即当一个线程修改一个共享变量时，另一个线程能读到这个修改的值。volatile 变量修饰符使用适当的话，相对于 synchronized 的使用和执行成本更低，因为它不会引起线程上下文的切换和调度。

volatile定义

volatile 定义：Java 编程语言允许线程访问共享变量，为了确保共享变量能被准确和一致更新，线程就该确保通过排他锁单独获得这个变量。如果一个字段被声明成 volatile，Java 线程内存模型确保所有线程看到这个变量的值是一致的。

volatile实现原理

volatile 与 CPU 对缓存和内存的读写操作有关。相关 CPU的术语定义：

CPU术语

术语	英文单词	术语描述
内存屏障	memory barriers	是一组处理器指令，用于实现对内存操作的顺序限制
缓冲行	cache line	CPU高速缓存中可以分配的最小存储单位。处理器填写缓存行时会加载整个缓存行，现代CPU需要执行几百次指令
原子操作	atomic operations	不可中断的一个或一系列操作
缓存行填充	cache line fill	当处理器识别到从内存中读取操作数是可缓存的，处理器读取整个高速缓存行到适当的缓存（L1，L2，L3的或所有）
缓存命中	cache hit	如果进行高速缓存填充操作的内存位置仍然是下次处理器访问的地址时，处理器从缓存中读取操作数，而不是从内存读取
写命中	write hit	当处理器将操作数写回到一个内存缓存的区域时，它首先会检查这个缓存的内存地址是否在缓存行中，如果存在一个有效的缓存行，则处理器将这个操作数写回缓存，而不是写回内存，这个操作数称为写命中
写缺失	write misses the cache	一个有效的缓存行被写入到不存在的内存区域

lock 指令

Java 代码中使用 volatile 声明的变量，在 X86 处理器下通过工具获取 JIT 编译器将字节码转为汇编指令（机器码）来查看对 volatile 进行写操作：

1
2
3

volatile instance;

0x01a3de24: lock addl $0x0,(%esp);

有 volatile 变量修饰的共享变量进行写操作的时候，会多出 lock指令，通过查 IA-32 架构软件开发者手册可知，lock 前缀的指令在多核处理器下会引发两件事性。

将当前处理器缓存行的数据写回到系统内存。
这个写回到内存的操作会使在其他 CPU 里缓存了该内存地址的数据无效。

为了提高处理速度，处理口器不直接和内存进行通信，而是先将系统内存的数据读到内部缓存（L1，L2，或其它）后再进行操作，但操作完不知道何时会写回到内存。

如果对声明了 volatile 的变量进行写操作，JVM 就会向处理器发送一条 lock 前缀的指令，将这个变量所在缓存行的数据写回到系统内存。但是，就算写回到内存，如果其它处理器缓存的值还是旧值，再执行计算操作就会有问题。

因此，在多处理器下，为了保证各个处理器的缓存是一致的，就会实现缓存一致性协议，每个处理器通过嗅探在总线上传播的数据来检查自己的缓存的值是不是过期，当处理器发现自己缓存行对应的内存地址被修改，就会将当前处理器的缓存行设置成无效状态，当这个处理器对这个数据进行修改操作的时候，会重新从内存在把数据读到处理器缓存中。

volatile的两条实现原则

lock 前缀指令会引起处理器缓存写回到内存。

Lock 前缀指令导致在执行指令期间，声明处理器的 LOCK# 信号。在多处理器环境中，LOCK# 信号确保在声明该信号期间，处理器可以独占任何共享内存。

最近的处理器里，LOCK# 信号一般不锁总线，因为开销比较大，而是锁缓存。如果访问的内存区域已经缓存在处理器内部，则不会声明 LOCK# 信号。相反，它会锁定这块内存区域的缓存并回写到内存，并使用缓存一致性机制来确保修改的原子性，此操作被称为 缓存锁定，缓存一致性机制会阻止同时修改两个以上的处理器缓存的内存区域数据。
一个处理器的缓存写回到内存会导致其它处理器的缓存无效。

IA-32 处理器和 Intel 64 处理器使用 MESI（修改，独占，共享，无效）控制协议去维护内存缓存和其他处理器缓存的一致性。

在多核处理器系统中进行操作的时候，IA-32 和 Intel 64 处理器能嗅探其他处理器访问系统内存和它们的内存缓存。

处理器使用嗅探技术保证它的内部缓存、系统内存和其它处理器的缓存的数据在总线上保持一致。